Pernyataan terbaru Lip-Bu Tan, tokoh semikonduktor terkemuka sekaligus anggota dewan penasihat yang kini mengawal restrukturisasi strategis Intel Foundry, menandai pergeseran tektonik dalam lanskap industri silikon global. Dalam pemaparannya, Tan membuka kemungkinan nyata bagi Intel Foundry untuk memproduksi silikon bagi Advanced Micro Devices (AMD). Bagi pengamat kasual, gagasan dua rival abadi arsitektur x86 saling berbagi jalur manufaktur terdengar muskil. Namun bagi arsitek perangkat keras, langkah ini merupakan konsekuensi logis dari krisis kapasitas kemasan tingkat lanjut (advanced packaging) dan biaya litografi yang kian membengkak. Monopoli TSMC pada lini Chip-on-Wafer-on-Substrate (CoWoS) telah menciptakan antrean panjang yang menekan throughput pengiriman akselerator komputasi di seluruh dunia. Ketika Nvidia memborong lebih dari separuh alokasi wafer kemasan 3D di Taiwan, AMD menghadapi dilema pasokan yang mengancam siklus rilis arsitektur akselerator Instinct dan prosesor EPYC mereka. Intel, melalui pemisahan operasional Intel Foundry Services dari divisi produk, menawarkan jalan keluar fisik berupa kapasitas wafer mentah simpul 18A dan teknologi interkoneksi jembatan tertanam yang siap diuji di fasilitas fabrikasi mereka.
Arsitektur Litografi RibbonFET 18A dan Desain Distribusi PowerVia
Pada tingkat atomik, simpul proses Intel 18A (ekuivalen 1,8 nanometer) adalah titik balik fundamental di mana arsitektur FinFET resmi ditinggalkan demi mengadopsi Gate-All-Around (GAA) yang dinamai RibbonFET. Dalam struktur FinFET tradisional yang telah menopang industri selama lebih dari satu dekade, gerbang konduksi hanya mengontrol sirip silikon dari tiga sisi. Pendekatan ini mulai mengalami kebocoran arus (drain-source leakage) yang parah ketika panjang gerbang menyusut di bawah 30 nanometer. RibbonFET mengatasi batasan fisika tersebut dengan menumpuk empat pita konduksi silikon secara horizontal, di mana material dielektrik gerbang mengelilingi seluruh kanal secara penuh 360 derajat. Pengendalian elektrostatik superior ini memungkinkan transistor beroperasi pada voltase threshold yang jauh lebih rendah, mereduksi disipasi daya statis secara drastis saat silikon berada dalam kondisi idle maupun beban kerja komputasi puncak.
Inovasi kedua yang menjadi pembeda utama Intel 18A dibanding kompetitor adalah PowerVia, yakni implementasi komersial pertama dari Backside Power Delivery Network (BSPDN). Selama lima dekade sejarah komputasi silikon, interkoneksi sinyal logika dan jaringan distribusi daya harus berbagi lapisan metalisasi yang sama di atas permukaan substrat silikon (frontside). Pengaturan konvensional ini menciptakan komplikasi perutean kabel yang sangat padat, memicu degradasi sinyal dan fenomena IR drop yang signifikan, yaitu penurunan voltase operasional aktual pada sirkuit logika akibat resistansi kabel skala nanometer. Melalui PowerVia, seluruh jaringan kabel distribusi daya dipindahkan secara penuh ke sisi belakang wafer menggunakan through-silicon vias (TSV) berdiameter mikro.
Pemisahan fisik ini membebaskan lapisan metal atas khusus untuk perutean data berkecepatan tinggi, sehingga kepadatan sirkuit logika dapat ditingkatkan hingga lebih dari sepuluh persen pada cell height yang sama. Resistansi jaringan daya berhasil dipangkas hingga tiga puluh persen, meminimalkan kerugian daya termal dan memungkinkan peningkatan frekuensi clock tanpa memicu lonjakan panas berlebih. Bagi AMD, yang selama ini mengandalkan proses fabrikasi FinFET N4 dan N3 dari TSMC tanpa teknologi daya belakang hingga node A16 dirilis pada akhir dekade ini, fleksibilitas untuk memproduksi chiplet komputasi pada simpul 18A menawarkan keuntungan performa per watt yang sangat kompetitif.
Disagregasi Chiplet: EMIB Melawan Dominasi Kemasan TSMC CoWoS
Transisi komputasi modern dari desain monolitik masif ke arsitektur modular berbasis chiplet telah menggeser fokus utama inovasi semikonduktor dari litografi wafer mentah menuju teknologi kemasan canggih. TSMC selama ini menikmati posisi monopoli de facto pada akselerator kecerdasan buatan melalui teknologi CoWoS-S dan CoWoS-L. Teknologi kemasan tersebut menempatkan die komputasi dan modul memori pita lebar di atas interposer silikon pasif berukuran masif. Kendala mendasar dari CoWoS adalah biaya produksi yang sangat tinggi, kerentanan cacat pada interposer berukuran besar melampaui reticle limit fotolitografi, serta waktu tunggu rantai pasok yang mencapai berbulan-bulan. Kondisi kelangkaan ini menempatkan AMD dalam posisi rawan karena volume pemesanan mereka berada di bawah bayang-bayang pesanan raksasa Nvidia.
Dalam konteks hambatan rantai pasok inilah strategi kemasan kustom yang dipaparkan Lip-Bu Tan menjadi penawaran yang sangat berharga bagi AMD. Intel Foundry menawarkan pendekatan kemasan 2.5D melalui teknologi Embedded Multi-die Interconnect Bridge (EMIB). Alih-alih membutuhkan interposer silikon monolitik berukuran raksasa yang menutupi seluruh luas kemasan chip, EMIB menanamkan jembatan silikon kecil dengan lapisan logam ultra-padat langsung ke dalam substrat organik. Jembatan silikon tertanam ini ditempatkan tepat di bawah tepi sambungan antara dua die yang saling berkomunikasi.
Desain struktural EMIB menghilangkan keharusan membayar biaya mahal interposer silikon penuh, sekaligus memangkas resistansi termal kemasan secara drastis karena panas tidak terperangkap di dalam lapisan interposer pasif yang tebal. Standar Universal Chiplet Interconnect Express (UCIe) yang diusung secara luas oleh Intel dan AMD memungkinkan integrasi heterogen berjalan mulus tanpa gesekan arsitektural. Melalui lapisan antarmuka fisik UCIe pada kemasan EMIB, die logika buatan AMD dapat terhubung dengan modul memori atau I/O die dengan latency sangat rendah dalam hitungan nanodetik dan throughput bandwidth interkoneksi mencapai beberapa terabit per detik per milimeter tepi die.
“Kolaborasi fabrikasi antara Intel dan AMD bukanlah rekonsiliasi emosional, melainkan rasionalitas teknik murni. Menumpuk transistor RibbonFET dengan interkoneksi EMIB adalah satu-satunya jalan keluar logis ketika kapasitas kemasan maju TSMC telah disedot habis oleh arsitektur akselerator AI monolitik.” &mdash. Kurniawan, S.S., M.Si., Lead Writer Exora News.
| Parameter Arsitektur | TSMC N3E + CoWoS-L | Intel 18A + EMIB | Dampak Teknis Lapangan |
|---|---|---|---|
| Struktur Transistor Utama | FinFET 3-Fin Generasi Lanjut | RibbonFET GAA (4-Stacked Nanosheet) | RibbonFET unggul dalam reduksi kebocoran arus pada voltase sub-0.7V |
| Jaringan Suplai Daya | Frontside Traditional Metalisasi | PowerVia Backside Power Delivery | Eliminasi hambatan IR drop dan peningkatan efisiensi daya hingga 15 persen |
| Arsitektur Kemasan Maju | Interposer Silikon Pasif Skala Penuh | Jembatan Silikon Tertanam Substrat Organik | EMIB menghindari batasan reticle limit dan menurunkan biaya substrat kemasan |
| Kepadatan Bump Pitch Interkoneksi | 55 hingga 40 mikron | 45 hingga 36 mikron | Throughput bandwidth transfer data antar chiplet lebih padat dengan latensi minimal |
| Disipasi Termal Antar Die | Penumpukan panas vertikal pada interposer | Disipasi langsung ke heatspreader atas | Mereduksi risiko thermal throttling pada pembebanan komputasi terus-menerus |
| Target Implementasi Silikon | Akselerator Monolitik GPU AI Utama | Chiplet Modular, I/O Die, dan Kustom ASIC | Memberikan jalur diversifikasi pasokan alternatif bagi arsitektur heterogen |
Efisiensi Termal Silikon dan Pencegahan Thermal Throttling pada Akselerator AI
Dalam lanskap pusat data modern yang menjalankan beban komputasi masif, efisiensi termal bukan sekadar persoalan menjaga kipas pendingin tetap hening, melainkan batas fisik yang mendikte integritas komputasi. Ketika cluster akselerator kecerdasan buatan dikerahkan untuk memproses pelatihan model LLM berukuran ratusan miliar parameter, konsumsi daya per soket secara rutin menembus batas 750 watt hingga 1.000 watt. Pada kepadatan daya setinggi ini, setiap milimeter persegi silikon memancarkan panas yang setara dengan permukaan reaktor nuklir mini. Tanpa manajemen termal yang presisi, chiplet komputasi akan langsung terperosok ke dalam kondisi thermal throttling, di mana mekanisme proteksi perangkat keras secara otomatis memotong frekuensi clock dan mematikan unit eksekusi demi mencegah kerusakan permanen pada struktur kristal silikon.
Arsitektur chiplet kustom yang diusung dalam roadmap Intel Foundry memberikan solusi teknis terhadap ancaman panas ekstrem ini. Melalui pemisahan jaringan kabel daya ke bagian belakang wafer menggunakan PowerVia, sisi depan wafer silikon yang memuat transistor logika dapat terhubung lebih dekat dengan heat spreader terintegrasi dan modul pendingin cair (cold plate). Jalur disipasi panas menjadi lebih pendek, menurunkan resistansi termal junction-to-case. Keuntungan termal ini sangat penting saat sistem beroperasi pada mode bare-metal di pusat data cloud, di mana stabilitas frekuensi clock sangat menentukan waktu penyelesaian komputasi terdistribusi.
Selain faktor termal, pemrosesan beban kerja inferensi skala besar membutuhkan stabilitas memory bandwidth tanpa kompromi. Integrasi memori berkecepatan tinggi seperti tumpukan HBM3e atau HBM4 di samping die komputasi membutuhkan sinkronisasi sinyal yang sangat ketat dan perlindungan sirkuit ECC (Error-Correcting Code) mutakhir. Keberadaan sirkuit ECC pada jalur interkoneksi chiplet memastikan integritas data tetap terjaga dari gangguan noise elektromagnetik maupun fluktuasi termal. Pada model kecerdasan buatan generatif yang kompleks, kesalahan bit tunggal pada transfer bobot model selama proses inference dapat memicu degradasi output berupa peningkatan hallucinations atau bahkan merusak filter penyelarasan keamanan model terhadap serangan injeksi perintah seperti prompt injection.
Dalam hal topologi interkoneksi antar soket, ekosistem industri selama ini terbelenggu oleh arsitektur tertutup NVLink milik Nvidia. Dengan memanfaatkan kemasan EMIB dan simpul litografi canggih Intel Foundry, AMD dapat memperluas skala interkoneksi Infinity Fabric mereka secara lebih agresif dengan efisiensi energi yang unggul. Hal ini memungkinkan pembangunan cluster komputasi berkapasitas ribuan node dengan latensi komunikasi antar prosesor yang seragam, membuka peluang bagi akselerator AMD Instinct untuk bersaing langsung pada level performa mentah dan efisiensi operasional.
Pemisahan Fabrikasi dan Integritas Kekayaan Intelektual Semikonduktor
Rintangan terberat bagi realisasi kemitraan antara Intel dan AMD sesungguhnya tidak terletak pada parameter fisika gelombang litografi EUV atau mekanika perakitan kemasan mikro, melainkan pada proteksi kekayaan intelektual (IP) dan kepercayaan bisnis. Sebagai perancang prosesor x86 yang telah bersaing sengit selama lebih dari empat dekade, AMD memiliki kekhawatiran alami bahwa penyerahan berkas desain sirkuit logika mereka ke fasilitas pabrik Intel dapat membuka celah kebocoran rahasia dagang kepada divisi produk komputasi internal Intel. Agar kerja sama ini dapat berjalan dalam skala produksi massal, Intel Foundry wajib beroperasi sebagai entitas independen murni dengan tata kelola setara fasilitas pabrik independen seperti TSMC.
Langkah pemisahan struktural yang didorong oleh figur berpengalaman seperti Lip-Bu Tan dirancang khusus untuk mengatasi hambatan psikologis dan manajerial ini. Tan, yang memiliki rekam jejak panjang memimpin industri perangkat lunak otomasi desain elektronik (EDA) di Cadence, memahami betul bahwa dinding api (firewall) kerahasiaan data antara layanan pabrikasi dan perancangan produk internal harus kedap secara hukum, sistem informasi, dan operasional fisik. Berkas Register-Transfer Level (RTL) dan data mask layout milik pelanggan eksternal wajib dienkripsi dan diproses pada server terisolasi yang tidak dapat diakses oleh insinyur dari divisi prosesor Intel.
Di samping penegakan integritas data, ketersediaan Process Design Kit (PDK) yang matang dan kompatibel dengan standar industri menjadi prasyarat mutlak. Di masa lalu, toolchain perancangan internal Intel terkenal sangat proprietary dan sulit diadaptasi oleh tim perancang luar. Di bawah supervisi teknis yang baru, Intel Foundry telah merombak total metodologi PDK mereka agar selaras dengan perangkat EDA standar komersial. Pendekatan terbuka ini memangkas waktu penyesuaian tata letak sirkuit bagi para insinyur AMD, memungkinkan konversi desain chiplet mereka ke simpul 18A berlangsung lebih cepat tanpa perlu menulis ulang pustaka sel standar dari awal.
Sebagai langkah awal yang realistis, kolaborasi ini kemungkinan besar tidak akan langsung menyasar die komputasi sentral prosesor server flagship, melainkan berfokus pada chiplet periferal, modul I/O generasi baru, atau silikon akselerator kustom untuk kebutuhan komputasi serverless edge. Karakteristik beban kerja serverless edge menuntut efisiensi daya tinggi dan integrasi bentuk kemasan yang kompak, menjadikannya arena pengujian ideal untuk menguji keandalan teknologi kemasan EMIB dan litografi RibbonFET tanpa mempertaruhkan lini bisnis inti prosesor server utama. Jika fase percontohan ini berhasil membuktikan hasil yield manufaktur yang kompetitif dan ketepatan jadwal pengiriman, aliansi teknis ini berpotensi merombak peta kekuatan semikonduktor dunia, membuktikan bahwa pragmatisme arsitektur mampu melampaui rivalitas sejarah demi kelangsungan rantai pasok komputasi masa depan.
